资讯
华为“韬定律”细节再公开：麒麟2026密度暴涨55% 功耗反而大降
📋总体概括
华为半导体负责人何庭波在中科院预发布平台更新论文，详解麒麟芯片 LogicFolding（逻辑折叠）技术：通过40纳米级键合工艺实现1.5微米键合间距、每平方毫米约50万个垂直互连，将电路垂直堆叠两层，大幅缩短数据传输路径。实测显示同性能下NPU功耗降66%、GPU降58%、CPU性能核降41%，部分关键走线缩短达70%，时钟缓冲器从4.36万个降至1.9万个。这是对5月ISCAS会议上外界质疑折叠芯片散热问题的正面回应，标志着韬定律从论文推演走向量产验证。
⚡关键信息
- ▸何庭波在ChinaXiv更新论文，回应逻辑折叠芯片发热质疑：折叠后晶体管密度激增本应更热，麒麟实测却反直觉地更省电
- ▸同性能下实测NPU功耗降66%、GPU降58%、CPU性能核心降41%，核心逻辑是削减数据搬运而非减少计算
- ▸技术路径：40纳米级键合工艺实现1.5微米键合间距，每平方毫米约50万个垂直互连，信号垂直传输距离缩短一个数量级
- ▸布线数据：典型核心走线缩短约20%，部分关键路径缩短70%，时钟缓冲器从4.36万个降至1.9万个
- ▸SoC模块超80%能量消耗在数据搬运上，这是功耗优化的根本突破口
🔥犀利点评
这波回应打得漂亮。业内当初质疑折叠芯片会烧起来，逻辑上没毛病，但何庭波点破了行业盲区：芯片功耗大头从来不是计算而是搬数据，堆密度反而给了缩短传输路径的机会。这是用系统思维反杀物理直觉的典型案例。但冷静看，40纳米级键合工艺意味着堆叠精度和良率仍是硬门槛，论文数据漂亮不等于大规模量产无虞，台积电和英特尔在类似方向上也都虎视眈眈。先进封装这条换道超车的路，华为只走完了证明可行的那一段。
📰 相关资讯（与本文相关的其他资讯）
本文由本站自动聚合，以下为原始来源：前往 财联社深度 阅读全文 →