车规芯片
英特尔高管：采用High NA EUV光刻机是正确选择 追赶台积电是规模问题
📋总体概括
英特尔制造开发与客户互动副总裁克里斯·奥思表示，凭借背面供电技术缓解正面间距要求，英特尔可直接用High NA EUV光刻机印制电路，而台积电因无背面供电、间距更紧，只能依赖EUV双重曝光。英特尔CTO普什卡尔·拉纳德则称追赶台积电是规模问题而非技术问题。High NA EUV可实现16nm至8nm间距，单次曝光可节省成本，英特尔已将其用于Intel 14A（1.4nm）工艺，该节点PDK现已向客户开放洽谈。
⚡关键信息
- ▸英特尔高管称凭背面供电技术可直接用High NA EUV光刻，台积电无背面供电需采用EUV双重曝光
- ▸High NA EUV光刻机可实现16nm至8nm间距，通过单次曝光为芯片制造商节省成本
- ▸英特尔CTO普什卡尔·拉纳德表示追赶台积电是规模问题，而非技术问题
- ▸High NA EUV将被应用于Intel 14A（1.4nm）工艺，此前报道讨论的是在Intel 18A节点上使用
- ▸Intel 14A的PDK（工艺设计套件）目前已是可选方案，英特尔正与客户逐一洽谈
🔥犀利点评
把High NA EUV说成英特尔的差异化武器，逻辑上能自洽——背面供电确实缓解了正面间距压力，让单次曝光的双重曝光成本难题有了绕行方案。但别忘了台积电本来就是靠多重曝光把2nm稳步推进的老手，A16也上了背面供电。英特尔真正的问题CTO自己都说了：是规模。技术领先一两代救不了代工业务，没有大客户订单把14A喂饱，再先进的光刻机也只是昂贵的展品。
📰 相关资讯（与本文相关的其他资讯）
本文由本站自动聚合，以下为原始来源：前往 驱动之家 阅读全文 →