资讯
3D堆叠不会烧！华为韬定律用实测数据反驳3D堆叠发热论
📋总体概括
华为半导体业务部总裁何庭波在ChinaXiv预发布平台发表论文，以量产芯片实测数据反驳「3D堆叠必然发热」的行业质疑。采用逻辑折叠技术的麒麟2026芯片晶体管密度从1.55亿/平方毫米提升至2.38亿，增幅55%，相当于传统工艺三年的微缩成果；同等性能下NPU、GPU、CPU功耗分别下降66%、58%、41%。其原理在于用短垂直互连替代长水平走线，典型连线缩短约20%，关键路径最多缩短70%，从而降低电压和动态功耗。
⚡关键信息
- ▸何庭波在ChinaXiv发表论文，首次用量产芯片实测数据正面回应3D堆叠发热质疑
- ▸麒麟2026芯片晶体管密度从每平方毫米1.55亿提升至2.38亿，增幅55%，相当于三年工艺微缩成果
- ▸同等性能下NPU、GPU、CPU功耗分别下降66%、58%、41%；NPU维持29 TOPS时频率降低63%，电压从0.85V降至0.55V，功率密度下降73%
- ▸逻辑折叠用极短垂直互连替代长距离水平走线，典型核心连线缩短约20%，关键路径最多缩短70%
- ▸芯片大部分能耗消耗在金属走线的数据传输而非晶体管计算，走线缩短降低互连电容，动态功耗随电压平方下降
🔥犀利点评
华为这波是用数据打脸式的反击，直接把3D堆叠发热论按在实测结果上摩擦。逻辑确实成立——发热矛盾不在堆叠本身，而在平面走线的互连损耗，垂直化把走线大幅缩短，功耗下降是物理规律的自然结果。但也要泼盆冷水：论文晒的是自家量产芯片的最佳成绩，散热、良率、成本这些工程账本论文不会告诉你。密度涨55%的同时功率密度暴跌73%，数据漂亮得近乎完美，真正的考验是开放第三方验证和更大规模的量产一致性。
📰 相关资讯（与本文相关的其他资讯）
本文由本站自动聚合，以下为原始来源：前往 驱动之家 阅读全文 →