车规芯片
Astera Labs 推出 Leo X 智能内存控制器:将 KV Cache 从加速器卸载到外部内存
📋总体概括
Astera Labs 于9月15日在加州宣布扩展 Leo 智能内存控制器产品线,推出 Leo X、Leo 2 E、Leo 2 P 三个系列。Leo 2 E/P 符合 CXL 3.2 规范,支持4个下游 DDR4/DDR5 内存控制器,其中 Leo 2 E 支持 PCIe Gen6 单端口×16 配置,Leo 2 P 额外支持2×8双端口以实现内存池化共享。Leo X 则是基于网络架构的智能内存控制器,可将 AI 推理中的 KV Cache 从加速器 HBM 卸载到外部内存,缓解显存瓶颈、提升推理吞吐。
⚡关键信息
- ▸Astera Labs 9月15日发布 Leo X、Leo 2 E、Leo 2 P 三个智能内存控制器系列
- ▸Leo 2 E/P 符合 CXL 3.2 规范,支持4个下游 DDR4/DDR5 内存控制器
- ▸Leo 2 E 支持 PCIe Gen6 1×16 单端口,Leo 2 P 支持 2×8 双端口实现内存池化共享
- ▸Leo X 基于网络架构,可将 AI 加速器的 KV Cache 卸载到外部内存
🔥犀利点评
AI 推理的瓶颈早已从算力转向内存,HBM 又贵又难扩容,把 KV Cache 卸到外部内存是必然路线。Astera Labs 靠互连芯片起家,此番切进 CXL 内存扩展赛道,方向踩得准。但 CXL 生态落地慢、延迟敏感场景能否接受外部内存,还要看实际部署成绩,概念热闹不等于订单到手。
📰 相关资讯(与本文相关的其他资讯)
本文由本站自动聚合,以下为原始来源:前往 IT之家 阅读全文 →