车规芯片
高速SSD功耗难题破解！SK海力士自研H-TPU小内核：仅占CPU核心2.5%功耗
📋总体概括
SK海力士公开自研H-TPU技术方案，在SSD控制器内部部署大量定制微型处理内核，分担ARM通用核心的工作压力。每个H-TPU功耗仅为CPU核心的2.5%，芯片面积仅4%，单颗控制器可集成超100颗H-TPU单元并行处理高并发存储访问。ARM核心仅保留错误恢复、异常处理等复杂任务。该方案将优先用于下一代企业级SSD控制器，后续拓展至HBM产品，面向AI存储场景。
⚡关键信息
- ▸SK海力士发布H-TPU技术，在SSD控制器内部署自研定制微型处理内核，分担ARM核心负载
- ▸每个H-TPU功耗仅为CPU核心的2.5%，芯片面积仅4%，硬件开销大幅降低
- ▸单颗SSD控制器可集成超100颗H-TPU单元，靠并行处理应对高并发存储访问
- ▸H-TPU专门处理读写指令、元数据管理、缓存控制等重复性事务，非AI推理芯片
- ▸方案优先落地下一代企业级SSD控制器，后续拓展到HBM产品适配AI存储
🔥犀利点评
存储带宽被AI需求拉爆后，控制器功耗成了新瓶颈，海力士这套H-TPU思路其实很朴素：重复性IO事务不值得用通用ARM大核硬扛，专用小核堆数量才是正解。2.5%功耗换同等事务吞吐，这笔账企业级市场一算就懂。真正值得玩味的是它后续要往HBM和AI存储延伸——存储厂自研处理单元，本质是在数据靠近存储的地方抢计算话语权，未来存储和计算架构的边界会越来越模糊。
📰 相关资讯（与本文相关的其他资讯）
本文由本站自动聚合，以下为原始来源：前往 驱动之家 阅读全文 →